

Docket No.: 63979-036

**PATENT**

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re Application of	:	Customer Number: 20277
	:	
Kiyoshi MORIMOTO, et al.	:	Confirmation Number:
	:	
Serial No.:	:	Group Art Unit:
	:	
Filed: November 20, 2003	:	Examiner:
	:	
For: NON-VOLATILE MEMORY AND FABRICATION METHOD THEREOF	:	

**CLAIM OF PRIORITY AND  
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Mail Stop CPD  
Commissioner for Patents  
P.O. Box 1450  
Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

**Japanese Patent Application No. 2002-202487, filed July 11, 2002**

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

  
Michael E. Fogarty  
Registration No. 36,139

600 13<sup>th</sup> Street, N.W.  
Washington, DC 20005-3096  
(202) 756-8000 MEF:mcw  
Facsimile: (202) 756-8087  
**Date: November 20, 2003**

日本国特許庁  
JAPAN PATENT OFFICE

63979-036

K. MORIMOTO et al.

November 20, 2003

M. Dermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月11日

出願番号

Application Number:

特願2002-202487

[ST.10/C]:

[JP2002-202487]

出願人


Applicant(s):

松下電器産業株式会社

2003年 5月 9日

特許庁長官  
Commissioner,  
Japan Patent Office

太田信一郎



出証番号 出証特2003-3033598

【書類名】 特許願

【整理番号】 2030240053

【提出日】 平成14年 7月11日

【あて先】 特許庁長官殿

【国際特許分類】 A01L 9/00

【発明者】

    【住所又は居所】 大阪府門真市大字門真1 0 0 6 番地 松下電器産業株式  
                                会社内

    【氏名】 森本 廉

【発明者】

    【住所又は居所】 大阪府門真市大字門真1 0 0 6 番地 松下電器産業株式  
                                会社内

    【氏名】 田中 英行

【発明者】

    【住所又は居所】 大阪府門真市大字門真1 0 0 6 番地 松下電器産業株式  
                                会社内

    【氏名】 大塚 隆

【発明者】

    【住所又は居所】 大阪府門真市大字門真1 0 0 6 番地 松下電器産業株式  
                                会社内

    【氏名】 宮本 明人

【特許出願人】

    【識別番号】 000005821

    【氏名又は名称】 松下電器産業株式会社

【代理人】

    【識別番号】 100097445

    【弁理士】

    【氏名又は名称】 岩橋 文雄

【選任した代理人】

【識別番号】 100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938

【書類名】 明細書

【発明の名称】 相変化メモリデバイス及びその製造方法

【特許請求の範囲】

【請求項 1】 相変化材料を用いたメモリデバイスにおいて、前記相変化材料を挟んだ電極の少なくとも一方が、ルテニウム、もしくはイリジウム、あるいはロジウム、もしくはオスミウム元素を少なくとも一種類以上含んだ薄膜より構成されることを特徴とする相変化メモリデバイス。

【請求項 2】 前記電極が、ルテニウム、もしくはイリジウム、あるいはロジウム、もしくはオスミウム元素を少なくとも一種類以上含んだ金属薄膜と、酸化物導電膜の積層構造により構成されていることを特徴とする請求項 1 記載の相変化メモリデバイス。

【請求項 3】 前記酸化物導電膜がルテニウム薄膜、もしくはイリジウム薄膜、あるいはロジウム薄膜、もしくはオスミウム薄膜、いずれかの酸化膜であることを特徴とする請求項 2 記載の相変化メモリデバイス。

【請求項 4】 前記金属薄膜もしくは前記酸化物導電膜の表面が 10 nm 以上の凹凸を有することを特徴とする請求項 2 もしくは 3 いずれかに記載の相変化メモリデバイス。

【請求項 5】 基体上に第 1 の絶縁膜を形成した後、ルテニウム薄膜を形成する第 1 の工程と、前記ルテニウム薄膜上に第 1 のマスクパターンを設けた後、第 1 のエッチング処理によりパターンニングする第 2 の工程と、さらに第 2 の絶縁膜を形成した後、第 2 のマスクパターン形成に続く第 2 のエッチング処理により、前記第 2 の絶縁膜の一部に開口部を設け、前記ルテニウム薄膜の一部を露出させる第 3 の工程と、少なくとも一種類以上のカルコゲン元素を含む非晶質もしくは多結晶薄膜を形成後、再度、導電性薄膜を形成する第 4 の工程と、第 3 のマスクパターン形成に続いて第 3 のエッチング処理を行う第 5 の工程を具備することを特徴とした相変化メモリデバイスの製造方法。

【請求項 6】 前記第 3 の工程と前記第 4 の工程の間に、露出した前記ルテニウム薄膜の一部の酸化処理を行い、露出した前記ルテニウム薄膜の表面に酸化ルテニウム膜を積層形成する工程を付加した、請求項 5 記載の相変化メモリデバイ

スの製造方法。

【請求項 7】 前記ルテニウム薄膜の形成法としてスパッタ法、メッキ法、レーザーアブレーション法、CVD法のいずれか一つを用いることを特徴とする請求項 5、6 いずれかに記載の相変化メモリデバイスの製造方法。

【請求項 8】 前記導電性薄膜として、ルテニウム薄膜を用いることを特徴とした請求項 5、6、7 いずれかに記載の相変化メモリデバイスの製造方法。

【請求項 9】 前記導電性薄膜として、ルテニウム薄膜の酸化膜を用いることを特徴とした請求項 5、6、7 いずれかに記載の相変化メモリデバイスの製造方法。

【請求項 10】 前記ルテニウム薄膜の代わりに、イリジウム薄膜、あるいはロジウム薄膜、もしくはオスミウム薄膜のいずれかを用いることを特徴とした、請求項 5 から 9 のいずれか一つに記載の相変化メモリデバイスの製造方法。

【請求項 11】 基体上に第 1 の絶縁膜を形成した後、第 1 の金属薄膜を形成する第 1 の工程と、前記第 1 の金属薄膜上に第 1 のマスクパターンを設けた後、第 1 のエッチング処理により前記第 1 の金属薄膜をパターニングする第 2 の工程と、さらに第 2 の絶縁膜を形成した後、第 2 のマスクパターン形成に続く第 2 のエッチング処理により、前記第 2 の絶縁膜の一部に開口部を設け、前記第 1 の金属薄膜の一部を露出させる第 3 の工程と、前記開口部内に金属プラグとして第 2 の金属を埋め込む第 4 の工程と、少なくとも一種類以上のカルコゲン元素を含む非晶質もしくは多結晶薄膜を堆積する第 5 の工程と、導電性薄膜を形成する第 6 の工程と、第 3 のマスクパターン形成に続いて第 3 のエッチング処理を行い、前記導電性薄膜をパターニングする第 7 の工程とを具備することを特徴とした相変化メモリデバイスの製造方法。

【請求項 12】 前記第 4 の工程が、スパッタ法、メッキ法、レーザーアブレーション法、CVD法のうちいずれか 1 つの方法で第 2 の金属を形成した後、化学機械的研磨法を用いる工程であることを特徴とする請求項 11 記載の相変化メモリデバイスの製造方法。

【請求項 13】 前記第 4 と第 5 の工程の間に、第 2 の金属の表面酸化を行う工程を付加した請求項 11 もしくは 12 いずれかに記載の相変化メモリデバイス

の製造方法。

【請求項 1 4】 前記第 2 の金属がルテニウム、ロジウム、オスミウム、イリジウム元素、いずれかを主成分とする金属であることを特徴とする請求項 1 1 から 1 3 いずれか一つに記載の相変化メモリデバイスの製造方法。

【請求項 1 5】 前記第 3 の工程と前記第 4 の工程の間に、第 3 の絶縁膜を堆積した後、全面エッチバックを行い、前記開口部の側壁のみに前記第 3 の絶縁膜を残す工程を付加することを特徴とした請求項 1 1 から 1 4 のうち、いずれか一つに記載の相変化メモリデバイスの製造方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、相変化メモリデバイスに関し、特に耐熱性、及び不純物相互拡散抑制能力の高い電極構造もしくはその形成技術を提供するものである。

【0 0 0 2】

【従来の技術】

近年、携帯電話や携帯情報端末（PDA）においても、大量の画像情報を扱うニーズが多くなり、高速、低消費電力かつ小型大容量な不揮発性メモリが切望されている。中でも、結晶状態によってバルクの抵抗値が変化する特性を利用したメモリ、いわゆる相変化メモリデバイスが、超高集積でかつ不揮発性動作が可能なメモリとして近年、注目を集めている。このデバイスは複数のカルコゲン元素で構成される相変化材料を 2 つの電極材料で挟んだ単純な構造をしており、2 極間に電流を流して相変化材料にジュール熱を加え、結晶状態を変化（非晶質相→結晶相）させることにより電氣的スイッチングを実現している。例えば Ge Sb Te 系の相変化材料などでは複数の結晶相が混在しており、原理的に 2 極間の抵抗値をアナログ的に変化させることも可能なため、デジタル回路のメモリ以外にアナログ（多値の）メモリとしても期待されている。メモリ活性領域の結晶状態は室温で極めて安定であるため、10 年を超える記憶保持も十分可能であるとされる。例えばオブシンスキー（Ovshinsky）による米国特許第 5,296,716 号に、相変化メモリの現在の技術レベルが示されているものと考えられる。

## 【0003】

この相変化メモリデバイスにおいては、低抵抗状態から高抵抗状態にセットする際、メモリ活性領域の温度が局所的に最高約600℃にまで達するとシミュレーションで予測されている。従って、相変化材料を挟む電極材料には、高い熱的安定性と、電極構成元素が相変化材料へ混入するのを防ぐ、高い不純物拡散抑制能力が求められる。例えばLSI工程に通常用いられるアルミ薄膜でGeSbTe膜（相変化膜）を挟んだ構造でデバイス構成した場合、100℃程度の熱処理でも容易にGeSbTe膜とアルミ膜の相互反応が生じ、デバイス性能が著しく損なわれてしまう。このような両膜間の不純物相互拡散による反応を防止する目的で、クラスシー パトリック ジェイらは、特表平11-510317号公報において、相変化材料と電極配線の間に、Ti, V, Cr, Zr, Nb, Mo, Hf, Ta群から選択された一種、もしくはそれ以上の元素を、B, C, N, O, Al, Si, P及びそれらの混合物もしくは合金から選択される2種もしくはそれ以上の元素を含んだ薄膜コンタクト層を設けることを提案している。

## 【0004】

## 【発明が解決しようとする課題】

しかしながら、このような薄膜コンタクト層を用いた場合でも、相変化メモリを主な汎用メモリであるDRAMやSRAMの代替として用いるには、書き換え耐数 $10^{15}$ 回以上や、極めて小さいセット・リセット抵抗値のばらつきが要求されるため、更に高性能かつ高信頼性を有した電極新規材料が必要とされていた。

## 【0005】

本発明は前記従来課題を解決し、単純な膜構成にて、特に耐熱性、及び不純物相互拡散抑制能力の高い電極構造、もしくはその形成方法を提供することを目的とする。

## 【0006】

## 【課題を解決するための手段】

前記の目的を達成するため、本発明は高融点金属であり、かつその二酸化物が高い導電性を示す、Ru、Ir、Os、Rhを電極材料として用いることにより、極めて耐熱性が高く、不純物拡散抑制能力の高い電極構造を実現するものであ



る。

【 0 0 0 7 】

具体的に請求項 1 の発明が講じた解決手段は、相変化材料を用いたメモリデバイスにおいて、前記相変化材料を挟んだ電極の少なくとも一方が、ルテニウム、もしくはイリジウム、あるいはロジウム、もしくはオスミウム元素を少なくとも一種類以上含んだ薄膜より構成されているものである。

【 0 0 0 8 】

請求項 1 の電極構成により、低抵抗かつ極めて耐熱性が高く、十分な不純物相互拡散抑制能力を有した電極構造を実現するものであり、相変化メモリデバイスの信頼性を大幅に向上させることが可能となる。

【 0 0 0 9 】

具体的に請求項 2 の発明が講じた解決手段は、請求項 1 に記載の電極材料が、ルテニウム、もしくはイリジウム、あるいはロジウム、もしくはオスミウム元素を少なくとも一種類以上含んだ金属薄膜と、酸化物導電膜の積層構造により構成されているものである。

【 0 0 1 0 】

請求項 2 の電極構成により、高融点金属の単層膜に比べて更に高い熱安定性と不純物相互拡散抑制能力を有した低抵抗の酸化物導電膜と、前記高融点金属単層膜の積層して組み合わせることにより、相変化メモリデバイスの信頼性を更に向上させることが可能となる。

【 0 0 1 1 】

請求項 3 の発明は、請求項 2 に記載の酸化物導電膜が、ルテニウム薄膜、もしくはイリジウム薄膜、あるいはロジウム薄膜、もしくはオスミウム薄膜のうち、いずれかの酸化物であることを規定するものである。

【 0 0 1 2 】

具体的に請求項 4 の発明が講じた解決手段は、請求項 2 もしくは 3 いずれかに記載の金属薄膜もしくは酸化物導電膜の表面が 1 0 n m 以上の凹凸を有しているものである。

【 0 0 1 3 】

請求項 4 の構成により、相変化材料と電極部の接触面のラフネスにより、電界の局所的な集中が起こりやすくなり、より低い電力の投入量で相変化材料中に電流フィラメントを形成できるようになり、デバイスの低消費電力化を図ることが可能となる。

## 【 0 0 1 4 】

具体的に請求項 5 の発明が講じた解決手段は、基体上に第 1 の絶縁膜を形成した後、ルテニウム薄膜を形成する第 1 の工程と、前記ルテニウム薄膜上に第 1 のマスクパターンを設けた後、第 1 のエッチング処理によりパターニングする第 2 の工程と、さらに第 2 の絶縁膜を形成した後、第 2 のマスクパターン形成に続く第 2 のエッチング処理により、前記第 2 の絶縁膜の一部に開口部を設け、前記ルテニウム薄膜の一部を露出させる第 3 の工程と、少なくとも一種類以上のカルコゲン元素を含む非晶質もしくは多結晶薄膜を形成後、再度、導電性薄膜を形成する第 4 の工程と、第 3 のマスクパターン形成に続いて第 3 のエッチング処理を行う第 5 の工程を具備することを特徴とするものである。

## 【 0 0 1 5 】

請求項 5 の製造方法により、LSI プロセス互換の簡便な手法にて、高融点金属を電極材料に用いた高性能、高信頼性の相変化メモリデバイスを実現することが可能となる。

## 【 0 0 1 6 】

具体的に請求項 6 の発明が講じた解決手段は、請求項 5 に記載の相変化メモリデバイスの製造方法において、第 3 の工程と第 4 の工程の間に、露出したルテニウム薄膜の一部の酸化処理を行い、露出した前記ルテニウム薄膜表面に酸化ルテニウム膜を積層形成する工程を付加するものである。

## 【 0 0 1 7 】

請求項 6 の製造方法により、簡単な工程を加えるだけで、ルテニウム膜と比べても耐熱性および不純物拡散抑制能力が更に優れた低抵抗の酸化ルテニウム膜を付加することにより、相変化メモリデバイスの性能、信頼性を一層、高めることが可能となる。

## 【 0 0 1 8 】

請求項7の発明は、請求項5もしくは6のいずれかに記載のルテニウム薄膜の形成方法としてスパッタ法、メッキ法、レーザアブレーション法、CVD法のいずれか一つを規定するものである。

## 【0019】

請求項8の発明は、請求項5、6、7のいずれか一つに記載の導電性薄膜としてルテニウム薄膜を用いることを規定するものである。

## 【0020】

請求項9の発明は、請求項5、6、7のいずれか一つに記載の導電性薄膜としてルテニウム薄膜の酸化膜を用いることを規定するものである。

## 【0021】

請求項10の発明は、請求項5、6、7いずれか一つに記載のルテニウム薄膜の代わりに、イリジウム薄膜、あるいはロジウム薄膜、もしくはオスミウム薄膜のいずれか一つを用いることを規定するものである。

## 【0022】

具体的に請求項11の発明が講じた解決手段は、基体上に第1の絶縁膜を形成した後、第1の金属薄膜を形成する第1の工程と、前記第1の金属薄膜上に第1のマスクパターンを設けた後、第1のエッチング処理により前記第1の金属薄膜をパターニングする第2の工程と、さらに第2の絶縁膜を形成した後、第2のマスクパターン形成に続く第2のエッチング処理により、前記第2の絶縁膜の一部に開口部を設け、前記第1の金属薄膜の一部を露出させる第3の工程と、前記開口部内に金属プラグとして第2の金属を埋め込む第4の工程と、少なくとも一種類以上のカルコゲン元素を含む非晶質もしくは多結晶薄膜を堆積する第5の工程と、導電性薄膜を形成する第6の工程と、第3のマスクパターン形成に続いて第3のエッチング処理を行い、前記導電性薄膜をパターニングする第7の工程とを具備することを特徴とするものである。

## 【0023】

請求項11の製造方法により、段差被覆性の悪い方法で相変化材料を形成する場合でも、高融点金属を電極材料に用いた高性能、高信頼性の相変化メモリデバイスを実現することが可能となる。

【 0 0 2 4 】

請求項 1 2 の発明は、請求項 1 1 記載の第 4 の工程が、スパッタ法、メッキ法、レーザアブレーション法、CVD法のいずれか一つの方法で第 2 の金属を形成した後、化学機械的研磨法を用いる工程であることを規定するものである。

【 0 0 2 5 】

具体的に請求項 1 3 の発明が講じた解決手段は、請求項 1 1 記載の第 4 と第 5 の工程の間に、第 2 の金属表面を酸化する工程を付加するものである。

【 0 0 2 6 】

請求項 1 3 の製造方法により、簡単な工程を加えるだけで、高融点金属膜と比べても耐熱性および不純物拡散抑制能力が更に優れた低抵抗の酸化導電膜を付加することにより、相変化メモリデバイスの性能、信頼性を一層、高めることが可能となる。

【 0 0 2 7 】

請求項 1 4 の発明は、請求項 1 1 記載の製造方法において、第 2 の金属がルテニウム、ロジウム、オスミウム、イリジウム元素、いずれかを主成分とする金属であることを規定するものである。

【 0 0 2 8 】

具体的に請求項 1 5 の発明が講じた解決手段は、請求項 1 1 から 1 4 のうち、いずれか一つに記載の相変化メモリデバイスの製造方法において、第 3 の工程と第 4 の工程の間に、第 3 の絶縁膜を堆積した後、全面エッチバックを行い、前記開口部の側壁のみに前記第 3 の絶縁膜を残す工程を付加するものである。

【 0 0 2 9 】

請求項 1 5 の製造方法により、相変化材料と電極材料の接触面積を小さくすることができ、より低い投入電力量で相変化メモリデバイスをセット、リセットできるようになり、デバイスの低消費電力化を図ることが可能となる。

【 0 0 3 0 】

【発明の実施の形態】

(第 1 の実施形態)

本発明の第 1 の実施形態を図面に基づいて説明する。図 1 (a)～(c)は第 1 の実

施形態に係る半導体装置の断面模式図を示している。図 1 (a)～(c)において、1 はシリコン基板上に形成された絶縁膜やガラス基板等の基体、2 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 1 の高融点金属薄膜、3 はシリコン酸化膜などの第 1 の絶縁膜、4 は第 1 の高融点金属膜 2 の酸化物である第 1 の導電性酸化膜、5 は Ge Sb Te などのカルコゲン元素を含んだ相変化材料膜、6 は第 2 の導電性酸化膜、7 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 2 の高融点金属薄膜、20 は第 1 の絶縁膜の一部を開口した開口窓である。

### 【0031】

まず、図 1 (a) の相変化メモリデバイスの構成から説明する。相変化メモリデバイスは絶縁性の基体 1 上に形成されており、第 2 の絶縁膜 3 の一部に設けられた開口部 20 の中に相変化材料 5 が埋め込まれた構造をしている。この開口部 20 内の相変化材料 5 を、第 1 の高融点金属膜 2 と第 2 の高融点金属膜 7 で挟んで両電極間に電圧印加を行い、ジュール熱を発生させる。これにより、開口窓 20 内の相変化材料 5 の結晶状態が変化し、バルク抵抗が変化する。結晶状態では抵抗値が小さく、非晶質状態では抵抗値が大きくなる。前記 2 つの結晶状態はそれぞれセット状態、リセット状態と呼ばれており、現在の技術レベルでセット、リセット時の抵抗値変化として約 2 桁が得られている。セット状態からリセット状態にするには、一旦、開口部 20 内の相変化材料 5 を融点まで加熱してから急冷して非晶質状態にする必要がある。この際、開口部 20 内の相変化材料 5 の温度は瞬間的にはあるが、600℃近くにまで上昇するとされている。

### 【0032】

従って、相変化材料 5 に接した電極である第 1 の高融点金属膜 2 と第 2 の高融点金属膜 7 には極めて高い熱安定性が求められる。また、熱により電極部の元素が相変化材料 5 中に拡散して、特性劣化を生じさせることがないように、相変化材料 5 と反応しにくい材質の電極材料を用いるか、電極／相変化材料間に不純物拡散抑制のためのバリア層を設ける必要がある。本発明の第 1 の実施例によれば、高融点金属である Ru (融点：2310℃)，Rh (融点：1955℃)，Ir (融点：2550℃)，Os (融点：2700℃) を電極材料として用いるため

、耐熱特性は極めて高い。不純物相互拡散抑制能力の面でも、Ru膜をGeSbTe膜と積層して500℃以下の熱処理を行い、電極材料と相変化材料膜の相互反応は上述のアルミ膜と比べて著しく低いことを実験的に確認している。

#### 【0033】

以上、図1(a)による本発明の第1の実施例によれば、簡単なデバイス構造により、相変化メモリデバイスの電極材料に求められる要件のうち、高い熱安定性、不純物拡散抑制能力を両立させることが可能となることがわかる。次に、図1(b)、(c)のデバイス構成について説明する。これら2つと図1(a)との違いは、相変化材料5と、Ru, Rh, Ir, Osを構成元素に含んだ高融点金属膜2及び7の間に、これら高融点金属膜の酸化物膜4及び6を挿入している点である。Ru, Rh, Ir, Osの酸化物は、エルクルシンエルバームらが、ジャーナルオブエレクトロケミカルソサエティー、ソリッドステートサイエンスアンドテクノロジー第135巻10号2610頁で報告しているように、いずれも正方晶ルチル型構造の導電型酸化物であり、30~100Ω・cmと金属並みの低い抵抗率に加えて、極めて高い熱安定性と不純物拡散抑制能力を有する。

#### 【0034】

図1(b)、(c)のデバイス構成では、高融点金属膜2及び7に、これらの酸化物導電膜4及び6を積層させることにより、熱安定性と不純物拡散抑制能力を更に高めることができる。ここで図1(b)と(c)のデバイス構成上の違いについて述べておく。前者は第1の絶縁膜3の開口部20底面部だけに第1の導電型酸化物膜4が積層形成されているが、後者では第1の高融点金属膜2のパターン全面上に第1の導電型酸化物膜4が積層形成されている。両者でデバイス作製上のプロセスは異なるが、相変化メモリデバイスの電極材料として、Ru, Rh, Ir, Osを主成分元素とする高融点金属膜とそれらの酸化物導電膜を積層膜として用いるという基本構成に変わりはない。本構成をとることにより、上述した熱安定性と不純物拡散抑制能力の向上以外に、更に以下の利点を得られる。

#### 【0035】

第1の利点として、金属膜に比べて酸化物導電膜の熱伝導性は低いため、開口

窓 2 0 内からの放熱を抑制することができる。これにより、より少ない電流（ジュール熱源）量で相変化材料 5 を溶融温度にすることができ、リセット時の消費電力を低減することが可能となる。

## 【 0 0 3 6 】

次に第 2 の利点について説明する。次に第 2 の利点について説明する。酸化物導電膜 4 はプロセス形成条件によって、膜の粒径や表面ラフネス（荒れ）に差が生じるため、図 2 の模式図のように、図 1（b）の第 1 の導電酸化膜 4 表面を意図的に荒らすことも可能となる。積層電極 6，7 で構成される上部電極と、積層電極 2，4 で構成される下部電極の間に電流を流して相変化材料膜の抵抗値を変化させる場合、図 2 のように相変化材料 5 と第 1 の導電型酸化膜 4 接触面を断面ノコギリ歯形状とした場合の方が、フラットな面で接触している場合に比べて、局所的な電界集中により低抵抗のフィラメント状結晶層を形成しやすくなり、セット時の書き込み電力を大幅に低減させることができる。

## 【 0 0 3 7 】

また、リセット時においても、第 1 の導電酸化膜 2 と相変化材料膜 5 の接触面積が大きくなり、これらのコンタクト抵抗がより低くなるため、少ない電力投入量で効率よく非晶質化を図ることができる。

## 【 0 0 3 8 】

なお、図 2 の例で、第 1 の導電酸化膜 4 の表面荒れは好ましくは 1 0 n m 以上であるが、より大きな表面ラフネスを得るため第 1 の導電酸化膜 4 の粒径を大きく成長させてしまうと、不純物が粒界を伝って拡散しやすくなり、不純物拡散抑制能力が低くなる恐れがある。この場合には、図 2 中では示していないが、粒径の小さい、もしくは非晶質状の酸化物導電膜上に、粒径が大きく表面ラフネスの大きな酸化物導電膜を積層させる構成をとっても良い。

## 【 0 0 3 9 】

また、第 2 の導電型酸化膜 6 に表面ラフネスが生じても、相変化材料 5 との接触界面形状にはあまり影響を及ぼさないため、図 2 中では第 2 の導電型酸化膜 6 にラフネスが生じていない場合を記載しているが、生じた場合でも上記と同様の利点を得られることは自明である。さらに、図 1（b）、（c）の例では、高融

点金属膜と酸化物導電膜の積層構造を電極層として用いたが、高融点金属膜 2 もしくは 7 の代わりに、低抵抗率だが融点の低いアルミ薄膜などの金属膜を用いても良い。この場合、Ru, Rh, Ir, Os いずれかの元素を含んだ金属酸化物である酸化物導電膜 4、6 が、優れた耐熱性と不純物拡散抑制能力に加えて、低い熱伝導性（高い断熱性）を有しているため、リセット時においてもアルミ薄膜が溶融してしまうことはない。

## 【0040】

次に、本発明の第 1 の実施例である相変化メモリデバイスの製造方法について図面をもとに説明する。図 3 (a) ~ (c)、及び図 4 (a)、(b) は、図 1 (b) の相変化メモリデバイスの製造方法を工程順に説明するためのデバイス断面模式図であり、1 はシリコン基板上に形成された絶縁膜やガラス基板等の基体、2 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 1 の高融点金属薄膜、3 はシリコン酸化膜などの第 1 の絶縁膜、4 は第 1 の高融点金属膜 2 の酸化物である第 1 の導電性酸化膜、5 は Ge Sb Te などのカルコゲン元素を含んだ相変化材料膜、6 は第 2 の導電性酸化膜、7 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 2 の高融点金属薄膜、20 は第 1 の絶縁膜の一部を開口した開口窓、30 は第 1 のレジストパターン、31 は第 2 のレジストパターン、32 は第 3 のレジストパターンであり、図 1 (a) ~ (c) のデバイス断面模式図と同じ部材には同番号を付してある。

## 【0041】

図 3 において、まず絶縁性の基体 1 上に Ru 膜などの第 1 の高融点金属薄膜 2 を堆積した後、第 1 のレジストパターンをフォトリソグラフィ工程により形成した後、ドライエッチング工程を行い、前記第 1 の高融点金属薄膜 1 のパターン形成を行う（図 3 (a)）。次に酸素プラズマなどを用いたアッシング工程にて第 1 のレジストパターン 30 を除去した後、シリコン酸化膜等の第 2 の絶縁膜 3 を堆積する。さらに第 2 のレジストパターン 31 を形成する。さらに、第 2 の絶縁膜をドライエッチング工程により開口して開口窓 20 を設け、第 1 の高融点金属薄膜 2 の一部を露出させる（図 3 (b)）。



## 【 0 0 4 2 】

次に、第2のレジストパターン31を前述と同様のアッシング工程にて除去した後、酸素雰囲気中で400℃の熱処理を行い、開口部20底の第1の高融点金属薄膜2を酸化して $\text{RuO}_2$ 膜などの第1の導電性酸化膜4を形成する。さらに $\text{GeSbTe}$ 膜などのカルコゲン元素を含んだ相変化材料膜5をスパッタ法により堆積した後、 $\text{RuO}_2$ 膜などの第2の導電性酸化膜6と $\text{Ru}$ 膜などの第2の高融点金属薄膜7を順次積層して上部電極を形成する。この上部電極は、高融点金属のターゲットを備えたスパッタ装置を用い、最初、酸素ガスを導入して反応性スパッタ法により $\text{RuO}_2$ 膜形成を行い、次に $\text{Ar}$ ガスを導入した通常のスパッタ法により $\text{Ru}$ 膜を形成することにより、同一装置内で製膜が可能である。 $\text{Ru}$ 、 $\text{Rh}$ 、 $\text{Ir}$ 、 $\text{Os}$ の金属ターゲットを複数備えたスパッタ装置を用いれば、例えば $\text{IrO}_2$ と $\text{Ru}$ 膜など、所望の組み合わせによる上部電極を形成することができる（図3（c））。

## 【 0 0 4 3 】

次に、第3のレジストパターン33を形成した後（図4（a））、ドライエッチングにより第2の導電性酸化膜6と第2の高融点金属薄膜7及び相変化材料膜5をパターニングして上部配線を形成する。最後に第3のレジストパターン33をアッシング処理して本発明の第1の実施例に係る相変化メモリデバイスが完成する（図4（b））。以上のように、本製造方法によれば、熱安定性、及び不純物拡散抑制能力に優れた高性能な電極を具備した相変化メモリデバイスを、特異なプロセスを用いず簡便な方法にて実現可能となる。なお、ここでは図1（b）の相変化メモリデバイスの製造方法を説明したが、図1（a）、（c）に示した構造のデバイスについても本製造方法をわずかに変更するだけで容易に実現可能である。例えば上述の製造方法から、第1及び第2の導電性酸化膜4、6の製造工程を除くことで、図1（a）の相変化メモリデバイスを形成できる。また、同様に上記製造法を、第1の高融点金属薄膜2と第1の導電性酸化膜4を積層した後、第1の絶縁膜3を形成して開口窓20を設けるように変更し、開口窓20形成後に行う第1の高融点金属薄膜2の酸化処理工程を除けば、図1（c）の相変化メモリデバイスが容易に実現できる。この際、第1の高融点金属薄膜2と第1

の導電型酸化膜 4 を積層する下部電極形成工程としては、積層構造の上部電極形成法として先に説明した複数のターゲットを用いた多元スパッタ法がそのまま適用できる。さらに本製造方法によれば、第 1 及び第 2 の高融点金属膜 2、7 のエッチングマスクとしてレジスト材料を用いたが、ドライエッチング時に十分な選択比が得られない（レジストマスクが先にエッチングされてしまう）場合には、シリコン酸化膜などをハードマスクとして用いても良い。

#### （第 2 の実施形態）

本発明の第 2 の実施形態を図面に基づいて説明する。図 5 (a)～(c)は第 2 の実施形態に係る半導体装置の断面模式図を示している。

#### 【 0 0 4 4 】

図 5 (a)～(c)において、1 はシリコン基板上に形成された絶縁膜やガラス基板等の基体、2 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 1 の高融点金属薄膜、3 はシリコン酸化膜などの第 1 の絶縁膜、4 は第 1 の高融点金属膜 2 の酸化物である第 1 の導電性酸化膜、5 は Ge Sb Te などのカルコゲン元素を含んだ相変化材料膜、6 は第 2 の導電性酸化膜、7 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 2 の高融点金属薄膜、10 はアルミ膜などの金属配線膜、20 は第 1 の絶縁膜の一部を開口した開口窓である。

#### 【 0 0 4 5 】

図 5 (a)～(c)の相変化メモリデバイスの構成と図 1 (a)～(c)の構成をそれぞれ比較すると、主な差異は、第 1 の絶縁膜 3 の開口部 20 内には相変化材料 5 の代わりに第 1 の高融点金属薄膜 2 が埋め込まれ、平坦な場所に相変化材料膜 5 が形成されている点と、第 1 の高融点金属薄膜 2 の下部にアルミなどの金属膜配線 10 が設けられている点であることがわかる。従って、図 5 (a)～(c)の構造を採用することにより得られる利点も、第 1 の実施例である図 1 (a)～(c)のデバイス構造についてそれぞれ述べたことと本質的に同じであるのでここでは省略する。また、図 6 (a)、(b)に示した相変化メモリデバイスの断面模式図は、それぞれ図 5 (b)、(c)の第 1 の導電型酸化膜 4 の表面ラフネスが増大した場合に対応しており、これらによる効果についても第 1 の実施例において詳述しているのでここでは

省略する。

【 0 0 4 6 】

本発明の第 2 の実施例に係る図 5 (a)～(c)もしくは図 6 (a)、(b)に示すような相変化メモリデバイスの構造は、開口窓 2 0 の深さに比べ相変化材料膜 5 の膜厚を薄くしたい場合や、開口窓 2 0 のアスペクト比（＝深さ／窓径）が大きい場合に特に有効となる。相変化材料膜 5 はスパッタ法で形成する場合が多いが、一般的にスパッタ膜は段差被覆性が良好でなく、前述のような条件下の場合、相変化材料膜 5 を開口窓 2 0 内へ図 1 (a)～(c)のように均一に充填することは難しい。

【 0 0 4 7 】

一方、第 1 の高融点金属膜 2 は有機金属材料を用いた C V D 法やメッキ法などで膜を全面に堆積した後、化学機械的研磨（C M P）法を用いれば、図 5 (a)～(c)に示すように、開口窓 2 0 内へ第 1 の高融点金属膜 2 を均一に充填することは技術的に困難でない。以上のように第 2 の実施例によれば、第 1 の実施例に比べてデバイス構造は少し複雑になるものの、相変化材料膜 5 を薄層化することによるセット、リセット時の印加電圧低減や、極微細な径の開口窓 2 0 を採用することによるセット、リセット時の印加電流低減など、メモリセルの低消費電力化に極めて有効であることがわかる。

【 0 0 4 8 】

なお、図 6 (a)、(b)の例で、第 1 の導電酸化膜 4 の表面荒れは好ましくは 1 0 n m 以上であるが、より大きな表面ラフネスを得るため第 1 の導電酸化膜 4 の粒径を大きく成長させてしまうと、不純物が粒界を伝って拡散しやすくなり、不純物拡散抑制能力が低くなる恐れがある。この場合には、図 6 中では示していないが、粒径の小さい、もしくは非晶質状の酸化物導電膜上に、粒径が大きく表面ラフネスの大きな酸化物導電膜を積層させる構成をとっても良い。

【 0 0 4 9 】

また、第 2 の導電型酸化膜 6 に表面ラフネスが生じてても、相変化材料 5 との接触界面形状にはあまり影響を及ぼさないため、図 6 (a)、(b)中では第 2 の導電型酸化膜 6 にラフネスが生じていない場合を記載しているが、生じた場合でも上記と同様の利点を得られることは自明である。さらに、図 5 (b)、(c)の例で

は、高融点金属膜と酸化物導電膜の積層構造を電極層として用いたが、高融点金属膜 2 もしくは 7 の代わりに、低抵抗率だが融点の低いアルミ薄膜などの金属膜を用いても良い。この場合、Ru, Rh, Ir, Os いずれかの元素を含んだ金属酸化物である酸化物導電膜 4、6 が、優れた耐熱性と不純物拡散抑制能力に加えて、低い熱伝導性（高い断熱性）を有しているため、リセット時においてもアルミ薄膜等が溶融してしまうことはない。

## 【0050】

次に、本発明の第 2 の実施例である相変化メモリデバイスの製造方法について図面をもとに説明する。図 7 (a) ~ (c)、及び図 8 (a)、(b) は、図 5 (b) の相変化メモリデバイスの製造方法を工程順に説明するためのデバイス断面模式図であり、1 はシリコン基板上に形成された絶縁膜やガラス基板等の基体、2 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 1 の高融点金属薄膜、3 はシリコン酸化膜などの第 1 の絶縁膜、4 は第 1 の高融点金属膜 2 の酸化物である第 1 の導電性酸化膜、5 は Ge Sb Te などのカルコゲン元素を含んだ相変化材料膜、6 は第 2 の導電性酸化膜、7 は Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 2 の高融点金属薄膜、10 はアルミ薄膜等の金属配線膜、20 は第 1 の絶縁膜の一部を開口した開口窓、30 は第 1 のレジストパターン、31 は第 2 のレジストパターン、32 は第 3 のレジストパターンであり、図 5 (a) ~ (c) のデバイス断面模式図と同じ部材には同番号を付してある。

## 【0051】

図 7 において、まず絶縁性の基体 1 上にアルミ薄膜などの金属配線膜 10 を形成した後、第 1 のレジストパターンをフォトリソグラフィ工程により形成した後、ドライエッチング工程を行い、前記金属配線膜 10 のパターン形成を行う（図 7 (a)）。次に酸素プラズマなどを用いたアッシング工程にて第 1 のレジストパターン 30 を除去した後、シリコン酸化膜等の第 2 の絶縁膜 3 を堆積する。さらに第 2 のレジストパターン 31 を形成する。

## 【0052】

さらに、第 2 の絶縁膜をドライエッチング工程により開口して開口窓 20 を設

け、金属配線膜 10 の一部を露出させる（図 7（b））。次に、第 2 のレジストパターン 31 を前述と同様のアッシング工程にて除去した後、CVD 法により Ru, Rh, Ir, Os のうち、少なくとも一種類以上の元素を主な成分として含む第 1 の高融点金属薄膜 2 を全面堆積させた後、化学機械的研磨法を用いて、開口部 20 内に第 1 の高融点金属薄膜 2 を選択的に残す。

## 【0053】

さらに酸素雰囲気中で 400℃の熱処理を行い、第 1 の高融点金属薄膜 2 を酸化して  $\text{RuO}_2$  膜などの第 1 の導電性酸化膜 4 を形成する（図 7（c））。さらに GeSbTe 膜などのカルコゲン元素を含んだ相変化材料膜 5 をスパッタ法により堆積した後、 $\text{RuO}_2$  膜などの第 2 の導電性酸化膜 6 と Ru 膜などの第 2 の高融点金属薄膜 7 を順次積層して上部電極を形成する。

## 【0054】

この上部電極は、高融点金属のターゲットを備えたスパッタ装置を用い、最初、酸素ガスを導入して反応性スパッタ法により  $\text{RuO}_2$  膜形成を行い、次に Ar ガスを導入した通常のスパッタ法により Ru 膜を形成することにより、同一スパッタ装置内で製膜が可能である。Ru, Rh, Ir, Os の金属ターゲットを複数備えたスパッタ装置を用いれば、例えば  $\text{IrO}_2$  と Ru 膜など、所望の組み合わせによる上部電極を自由に形成することができる。

## 【0055】

次に、第 3 のレジストパターン 33 を形成した後、ドライエッチングにより第 2 の導電性酸化膜 6 と第 2 の高融点金属薄膜 7 及び相変化材料膜 5 をパターンニングして上部配線を形成する（図 8（a））。最後に第 3 のレジストパターン 33 をアッシング処理して本発明の第 1 の実施例に係る相変化メモリデバイスが完成する（図 8（b））。

## 【0056】

以上のように、本製造方法によれば、熱安定性、及び不純物拡散抑制能力に優れた高性能な電極を具備した相変化メモリデバイスを、特異なプロセスを用いず既存の LSI プロセスを用いて形成できる。なお、ここでは図 5（b）の相変化メモリデバイスの製造方法を説明したが、図 5（a）、（c）に示した構造のデ

バイスについても本製造方法をわずかに変更するだけで容易に実現可能である。例えば上述の製造方法から、第 1 及び第 2 の導電性酸化膜 4、6 の製造工程を除くことで、図 5 (a) の相変化メモリデバイスを形成できる。

## 【 0 0 5 7 】

また、同様に上記製造法を、第 1 の高融点金属薄膜 2 を開口部 2 0 内に充填した後、第 1 の高融点金属薄膜 2 の酸化処理工程に代えて全面に反応性スパッタ法で第 1 の導電性酸化膜 4 を堆積するように変更すれば、図 5 (c) の相変化メモリデバイスが容易に実現できる。なお、本製造方法によれば、第 2 の高融点金属膜 7 のエッチングマスクとしてレジスト材料を用いたが、ドライエッチング時に十分な選択比が得られない（レジストマスクが先にエッチングされてしまう）場合には、シリコン酸化膜などをハードマスクとして用いても良い。

## (第 3 の実施形態)

本発明の第 3 の実施例である相変化メモリデバイスの製造方法について図面をもとに説明する。図 9 (a) ~ (c)、及び図 1 0 (a) ~ (c) は、相変化メモリデバイスの製造方法を工程順に説明するためのデバイス断面模式図であり、1 はシリコン基板上に形成された絶縁膜やガラス基板等の基体、2 は R u, R h, I r, O s のうち、少なくとも一種類以上の元素を主な成分として含む第 1 の高融点金属薄膜、3 はシリコン酸化膜などの第 1 の絶縁膜、4 は第 1 の高融点金属膜 2 の酸化物である第 1 の導電性酸化膜、5 は G e S b T e などのカルコゲン元素を含んだ相変化材料膜、6 は第 2 の導電性酸化膜、7 は R u, R h, I r, O s のうち、少なくとも一種類以上の元素を主な成分として含む第 2 の高融点金属薄膜、2 0 は第 1 の絶縁膜の一部を開口した開口窓、3 0 は第 1 のレジストパターン、3 1 は第 2 のレジストパターン、3 2 は第 3 のレジストパターン、4 0 はシリコン窒化膜などの第 2 の絶縁膜、4 1 は第 2 の絶縁膜 4 0 が開口窓 2 0 内壁のみに残ったサイドウォール形状の第 2 の絶縁膜であり、第 1 及び第 2 の実施例で用いたデバイス断面模式図と同じ部材には同番号を付してある。

## 【 0 0 5 8 】

第 1 の実施例で説明した製造方法（図 3 (a) ~ (c)、及び図 4 (a)、(b)）と第 3 の実施例に係る相変化メモリの製造方法（図 9 (a) ~ (c)、及

び図 1 0 ( a ) ~ ( c ) ) を比較すると、後者は前者の図 3 ( b ) の工程のあとに、図 9 ( c ) 、図 1 0 ( a ) を付加したものであることがわかる。従って、ここでは図 9 ( c ) と図 1 0 ( a ) に示す工程についてのみ詳述する。

#### 【 0 0 5 9 】

開口部 2 0 を形成した後 ( 図 9 ( b ) ) 、段差被覆性の良好な C V D 法により、シリコン窒化膜等の第 2 の絶縁膜 4 0 を堆積する。この際、第 2 の絶縁膜の膜厚は開口窓 2 0 の径の  $1/2$  以下にしておく必要がある ( 図 9 ( c ) ) 。次に第 1 の絶縁膜 3 と第 2 の絶縁膜 3 を高選択比でエッチング可能なドライエッチング法を用いて第 2 の絶縁膜 3 の全面エッチバックを行うと、開口部 2 0 の側壁のみにサイドウォール形状の第 2 の絶縁膜 4 1 を残すことができる。

#### 【 0 0 6 0 】

この後、露出した第 1 の高融点金属膜 2 を  $400^{\circ}\text{C}$  の酸素雰囲気中で酸化処理を行うと、開口部 2 0 底に第 1 の導電型酸化膜 4 が形成される ( 図 1 0 ( a ) ) 。以降の図 1 0 ( b ) 、 ( c ) で示した工程は、第 1 の実施例で説明した図 3 ( c ) で第 1 の導電型酸化膜 4 を形成した以降の工程手順と基本的に同じである。

#### 【 0 0 6 1 】

以上のように、本製造方法によれば、熱安定性、及び不純物拡散抑制能力に優れた高性能な電極を具備した相変化メモリデバイスを、特異なプロセスを用いず既存の L S I プロセスを用いて簡単に形成でき、さらにリソグラフィー限界より更に微細な開口窓 2 0 を形成可能となる。また、第 2 の絶縁膜 4 0 としてシリコン酸化膜よりも熱伝導率が低い絶縁膜を用いることにより、前述の開口部 2 0 の微細化効果とあわせて、セットもしくはリセット時の投入電力を大幅に低減することができる。

#### 【 0 0 6 2 】

なお、本製造方法によれば、第 2 の高融点金属膜 7 のエッチングマスクとしてレジスト材料を用いたが、ドライエッチング時に十分な選択比が得られない ( レジストマスクが先にエッチングされてしまう ) 場合には、シリコン酸化膜などをハードマスクとして用いても良い。

#### 【 0 0 6 3 】

【発明の効果】

本発明により、単純な膜構成にて、特に耐熱性、及び不純物相互拡散抑制能力の高い電極構造、もしくはその形成方法が提供される。

【図面の簡単な説明】

【図 1】

本発明の第 1 の実施形態に係る半導体装置の断面模式図であって、

(a) 高融点金属の単層膜により両電極を構成している場合の相変化メモリデバイス断面模式図

(b) 高融点金属単層膜と導電酸化膜の積層構造により両電極を構成し、また下部電極が高融点金属の表面の一部を酸化して積層構造を実現している場合の相変化メモリデバイス断面模式図

(c) 高融点金属単層膜と導電酸化膜の積層構造により両電極を構成し、高融点金属上全面に前記導電酸化膜が形成されている場合の相変化メモリデバイス断面模式図

【図 2】

本発明の第 1 の実施形態に係る半導体装置の断面模式図で、下部電極側の導電性酸化膜表面に凹凸が生じている場合のデバイス断面模式図

【図 3】

(a) : 本発明の第 1 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

(b) : 本発明の第 1 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

(c) : 本発明の第 1 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

【図 4】

(a)、(b) : 本発明の第 1 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図であり、図 2 (c) に続く工程を示す図

【図 5】

本発明の第 2 の実施形態に係る半導体装置の断面模式図であって、



(a) 高融点金属の単層膜により両電極を構成している場合の相変化メモリデバイス断面模式図

(b) 高融点金属単層膜と導電酸化膜の積層構造により両電極を構成し、また下部電極が高融点金属の表面の一部を酸化して積層構造を実現している場合の相変化メモリデバイス断面模式図

(c) 高融点金属単層膜と導電酸化膜の積層構造により両電極を構成し、高融点金属上全面に前記導電酸化膜が形成されている場合の相変化メモリデバイス断面模式図

【図 6】

本発明の第 2 の実施形態に係る半導体装置の断面模式図で、下部電極側の導電性酸化膜表面に凹凸が生じている場合のデバイス断面模式図であって、

(a) 図 4 (b) に示したデバイスの場合を示す図

(b) 図 4 (c) に示したデバイスの場合を示す図

【図 7】

(a) : 本発明の第 2 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

(b) : 本発明の第 2 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

(c) : 本発明の第 2 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

【図 8】

(a) : 本発明の第 2 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図であり、図 7 (c) に続く工程を示す図

(b) : 本発明の第 2 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図であり、図 7 (c) に続く工程を示す図

【図 9】

(a) : 本発明の第 3 の実施形態に係る半導体装置の製造方法を示す工程順のデバイス断面模式図

(b) : 本発明の第 3 の実施形態に係る半導体装置の製造方法を示す工程順の

デバイス断面模式図

(c) : 本発明の第 3 の実施形態に係る半導体装置の製造方法を示す工程順の  
デバイス断面模式図

【図 1 0】

(a) ~ (c) : 本発明の第 3 の実施形態に係る半導体装置の製造方法を示す  
工程順のデバイス断面模式図であり、図 9 (c) に続く工程を示す図




【符号の説明】

- 1...基体
- 2...第 1 の高融点金属膜
- 3...第 1 の絶縁膜
- 4...第 1 の導電性酸化膜
- 5...相変化材料膜
- 6...第 2 の導電性酸化膜
- 7...第 2 の高融点金属膜
- 10...金属配線膜
- 20...開口窓
- 30...第 1 のレジストパターン
- 31...第 2 のレジストパターン
- 33...第 3 のレジストパターン
- 40...第 2 の絶縁膜
- 41...サイドウォール形状の第 2 の絶縁膜


【書類名】

図面




【図 1】




【図 2】




【図 3】





【図 4】



【図 5】




【図 6】






【図 7】


(a)




(b)



(c)




【図 8】




【図 9】


(a)






(b)



(c)



【図10】



【書類名】 要約書

【要約】

【課題】 相変化メモリへの情報書き込み時には、活性領域の最高温度は約 600℃にまで到達するため、電極材料には高い耐熱性と不純物拡散の抑制能力が要求される。本発明は、耐熱性及び不純物相互拡散抑制能力の高い相変化メモリデバイスの電極構造とその形成技術を提供する。

【解決手段】 Ru, Rh, Ir, Os 元素のいずれかを主成分として含む第 1 の高融点金属膜 2 と第 1 の高融点金属の導電型酸化物 4 を積層した下部電極と、第 2 の導電型酸化物 6 と Ru, Rh, Ir, Os 元素のいずれかを主成分として含む第 2 の高融点金属膜 7 を積層した上部電極で相変化材料 20 を挟んだ構造を有した相変化メモリデバイスである。電極構成を、高融点金属膜と、低抵抗、かつ高い熱安定性と不純物拡散抑制能力を有した高融点金属膜の二酸化物との積層構造として、高性能で信頼性の高い相変化メモリデバイスを実現する。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000005821]

1. 変更年月日	1990年 8月28日
[変更理由]	新規登録
住 所	大阪府門真市大字門真1006番地
氏 名	松下電器産業株式会社